Architettura dei processori AMD Llano
AMD ha da sempre concepito le APU come una risposta ad alcune esigenze specifiche, che stanno emergendo dall'evoluzione stessa del mercato. In particolare, nel mercato mobile, come detto già nel capitolo precedente, l'autonomia è un aspetto critico, per cui è importante riuscire a offrire componenti hardware che riescano a coniugare il più possibile prestazioni e consumi. Ne deriva anche la necessità di integrare il più possibile CPU, GPU e controller di memoria. A tal fine quindi le APU sono state concepite per offrire prestazioni grafiche generali tali da rendere superflua l'adozione di una scheda dedicata, almeno di fascia entry level, ma soprattutto devono essere particolarmente adatte a gestire i flussi video Full HD, che costituiscono il nucleo centrale di qualsiasi attività multimediale, che è poi ciò che soprattutto si chiede a device mobili come netbook e tablet. Vediamo quindi nello specifico come AMD ha pensato di realizzare tutto questo.
Anzitutto troviamo i core della famiglia Stars, che potranno essere 2 o 4 a seconda delle versioni e che riprendono l'architettura delle soluzioni Phenom II. A differenza dei core Bobcat o del prossimo Bulldozer quindi non si tratta di una soluzione interamente nuova. Tuttavia AMD sostiene che alcune ottimizzazioni interne hanno permesso di ottenere un aumento dell'IPC (Instruction per Clock) del 6 %, a parità di clock rate. Anzitutto ad esempio è stata raddoppiata la cache di secondo livello, ora infatti ciascun core sarà abbinato a una cache L2 da 1 MB. Poi sono state incrementate le dimensioni dei buffer di riordino e di load/store ed è stata migliorata l'unità di prefetching (predizione). In compenso però manca del tutto la cache di terzo livello, per cui, nonostante l'aumento prestazionale globale del 6 % rispetto ai Phenom II, è probabile che tale differenza si appiani in quei contesti d'uso che si avvantaggerebbero invece della presenza di una cache L3 unificata.
Passando al controller di memoria ne troviamo uno con supporto alle DDR3 dual channel a 1333 MHz o 1600 MHz, con le prime che potranno anche essere di tipo Low Power, ossia alimentate a soli 1.35 V, onde diminuire ulteriormente i consumi.
Anche il controller PCI Express integrato è stato ripensato. Ora può gestire un massimo di 24 linee indipendenti, di cui 16 possono essere impiegate per il collegamento di una scheda video dedicata, 4 servono per il collegamento tra la APU e l'FCH (Fusion Controller Hub), tramite l'interfaccia UMI (Unified Media Interface), e infine le ultime 4 sono solitamente utilizzate per scaricare l'interfaccia UMI di una parte del traffico di I/O, in special modo quello proveniente da porte di connessione generiche ma a elevato consumo di banda.
Troviamo infine un modulo UVD (Universal Video Decoder) che come sappiamo appartiene alla terza generazione di questa tecnologia e si occupa di accelerare il decoding dei flussi video, gestendone i complessi calcoli. In questo modo tra l'altro contribuisce a lasciare quanto più possibile a riposo i core della CPU, riducendo così il consumo complessivo della piattaforma.
I processori Llano compongono la piattaforma AMD Sabine insieme al Fusion Controller Hub o FCH. Abbinato a queste nuove APU sarà disponibile in due versioni: A70M con 4 canali USB 3.0 o A60M con solo controller USB 2.0, entrambi saranno dotati di controller SATA 6 Gbps.
Secondo AMD i nuovi accorgimenti dovrebbero aver portato a un deciso incremento della bandwidth a disposizione della GPU, riducendo al contempo le latenze e i consumi. A proposito di questi ultimi poi gli ingegneri di Sunnyvale sono intervenuti pesantemente anche su molti altri parametri, proprio al fine di ottimizzare il più possibile il risparmio energetico.
